SSD PS5: architettura a servizio della velocità

Negli ultimi anni, l’incremento della complessità e delle dimensioni dei videogiochi ha richiesto un’evoluzione nella gestione della memoria. Sony ha prontamente risposto sviluppando una nuova tecnologia di archiviazione, permettendo una maggiore rapidità di comunicazione tra SoC (System on Chip) e SSD (Solid State Drive) e, allo stesso tempo, un alleggerimento del carico sulla CPU. 

Nuovi standard di velocità 

Gli hard-disk della precedente generazione di console impiegavano ⅔ del tempo a cercare il dato e ⅓ del tempo a caricarlo: per questo motivo, gli sviluppatori erano costretti a replicare texture e asset (ovvero file o codici contenenti proprietà grafiche e strutturali del videogioco) più volte all’interno dei file di gioco, accrescendone le dimensioni totali. Per far fronte a questo problema, la RAM veniva riempita di dati potenzialmente utili ma che, nella maggior parte dei casi, non venivano utilizzati. 

L’aspetto rivoluzionario dell’SSD di PS5 risiede nell’ottimizzazione dell’architettura, la quale permette di incanalare texture e asset direttamente nella pipeline (sequenza di istruzioni da eseguire in serie) di CPU e GPU, senza accumulare dati in eccesso nella memoria di sistema. Ciò permette a Sony di ridurre la capacità della RAM e, di conseguenza, i costi di produzione. Inoltre, l’indirizzamento del dato non avviene più tramite nome, ma tramite ID: un netto miglioramento nei tempi di ricerca, ora praticamente istantanei, che solleva gli sviluppatori dall’obbligo di duplicare parti di gioco.  

 

 

La chiave dell’ottimizzazione 

Il cuore di questa struttura è un controllore esterno (Custom Flash Controller) a 12 canali, attorno al quale Sony ha sviluppato la sua innovativa architettura. La casa nipponica ha dovuto riconfigurare il sistema di base con il quale la macchina elabora i dati di gioco. Mentre nella precedente generazione era la sola CPU a gestire il flusso dei dati tra il disco e la memoria di sistema, ora a fare da tramite tra i due è un controllore ai diretti comandi del processore. Ad esso spetta il compito di trasferire le informazioni dall’SSD al SoC tramite una porta PCIe 4.0, con una banda passante di 5 GB/s. 

Il suo lavoro è anche quello di controllare il complesso I/O, rinnovato completamente da Sony, al cui interno è presente un DMAC (Direct Memory Access Controller), responsabile dell’indirizzamento dei dati in memoria. Inoltre, il complesso I/O è sede di due co-processori i quali, sfruttando un decompressore in tecnologia Kraken di ultima generazione, risparmiano alla CPU un notevole carico di lavoro: senza di esso, sarebbero necessari 9 Zen 2 CPU di AMD per completare la stessa operazione di decompressione. 

 

 

Conclusioni 

La scelta di Sony di unire dispositivi programmabili e SoC pone le basi per un futuro innovativo nell’ambito dell’elettronica di consumo. A riprova di ciò, all’inizio di quest’anno anche un grande produttore come AMD ha presentato la sua prima CPU all’interno della quale sono integrati dispositivi riprogrammabili, quali FPGA (Field Programmable Gate Array). Queste innovazioni dimostrano che per raggiungere nuovi standard non conta più la sola potenza computazionale, ma anche l’ottimizzazione dell’architettura del sistema. 

A cura di Appuhamy Brian Shehara, Marco Vitali e Vittoria Sebastiano del VGen Engineering Hub